Para la modelación y simulación de los cojinetes y el algoritmo de control fue empleado Matlab/Simulink, el algoritmo de control fue diseñado con la herramienta propia de Xilinx y sintetizado con System Generator también del mismo fabricante figura 9, obteniéndose un componente virtual (core) que posteriormente fue integrado al programa general del FPGA.
FIGURA 9 ESQUEMA DE SIMULINK
System Generator de XILINX añade unas herramientas a Simulink llamadas Xilinx Blockset una parte de su contenido puede verse en la figura 10, los modelos creados con los bloques de estas herramientas pueden ser sintetizados de forma automática para poder ser añadidos a un diseño superior VHDL del que solo se pueden ver las entradas y las salidas.
FIGURA 10 LIBRERIA DE XILINX EN SIMULINK
El lazo de control diseñado en Simulink puede verse en la figura 9, allí se incluye el filtro paso bajo a la entrada y la adaptación de las intensidades a la salida. Las constantes de control se obtienen de una memoria de doble puerto implementada en el FPGA sobre la que se escriben los parámetros de trabajo. Esto permite cambiar los parámetros sin necesidad de cambiar el lazo de control desde una aplicación de depuración la cual fue desarrollada utilizando la herramienta LABVIEW, una de las pantallas puede verse en la figura 11 donde los datos son actualizados constantemente utilizando una comunicación ethernet entre el PC y la tarjeta de control.
FIGURA 11 PANTALLA DE LABVIEW
Cabe destacar entre las limitaciones mas importantes presentadas por las herramientas utilizadas para la modelación fueron las operaciones de coma fija y los tiempos de simulación. Mientras que Simulink utiliza datos en coma flotante, los bloques específicos que genera la librería de Xilinx utilizan coma fija [2]. Implementar el manejo de datos en coma flotante en el FPGA resulta bastante complejo y utiliza execivos recursos del dispositivo.
Para resolver el problema la librería de Xilinx contiene dos bloques o pasarelas que permiten definir la frontera entre la parte de diseño que va a ser llevada al FPGA y la parte que utiliza los bloques propios de Simulink.
El diseño implementado en
